DOSTOR存储在线 12月27日国际报道：IT行业总是从现在就开始进入新的一年，虽然国际固态电路大会要等到2月份才会在旧金山市召开，但IEEE(电气电子工程师学会)已经开始了前期准备工作。这次的国际固态电路大会将于2月19日开幕，到23日结束。虽然此次大会上不会出现太多的服务器级处理器新产品，但许多芯片厂商将在2012年国际固态电路大会上展示一些非常有趣的片上系统和存储技术。
首先是英特尔将预展适用于PC的Ivy Bridge处理器，该处理器采用最新22纳米三门工艺制造，它将多核CPU与GPU整合到了同一块硅片上。英特尔还将展出一款双核凌动处理器，该产品采用32纳米技术工艺制造，芯片内置WiFi连网功能。 这款产品原本计划在9月份推出，之后被推迟到11月份，现在又被推迟到明年。英特尔还将展示一款采用32纳米工艺制造、有效电压在280毫伏到1.2伏特之间的32位x86芯片。
甲骨文将展示它在9月底就宣布过的八核Sparc T4 处理器，这款产品从11月时就开始跟随系统销售。甲骨文或许会透露Sparc T5处理器的开发计划，T5将兼容T4的插槽，预计会在2012年下半年推出。甲骨文不想影响Sparc T4系统的销售，因此它可能不会节外生枝。 尤其是考虑到Sparc T5处理器将拥有16个核心，时钟频率大概为3GHz，按比例放大到8个插槽，那么单个系统的线程负载能力就会是以前的2.5倍。
IBM不会发布适用于Unix以及专有系统的Power 7+或Power 8处理器的产品计划，但它将展出一款基于硅通(through silicon via)技术的3D片上系统设计样品设备，它与美光科技一起针对混合三维内存完善了硅通技术。 IBM将在大会上演示如果利用硅通技术将DRAM芯片堆叠在一起构成一个并行内存群，该并行内存群可以将内置DRAM连接到处理器核心。在开发功能更强、能效更高的并行系统时需要用到这种技术。
乔治亚州技术学院、韩国高级科技学院和Amkor Technology的研究人员将展出一款名为3D-MAPS的堆叠芯片，它是由栈式存储器构成的一种大型并行处理器。这种处理器将拥有64个核心，时钟频率仅277MHz，配备256kbSRAM内存。 从芯片性能的角度来说，这种芯片属于微型芯片，但是它可以提供64GB/秒的存储带宽，而功耗只有5瓦，而且可以利用某种程度的并行技术实现内存增强型负载的需求。下一代3D-MAPS芯片将分为两个逻辑层和三个DRAM分层，总共拥有128个核心。
密歇根州大学也将展示堆叠芯片，它的Centip 3 De计划将把64个ARM Cortex-M3嵌入式处理器整合到一个芯片之中。密歇根州大学一直在研究7层3D芯片，那种芯片将拥有128个Cortex-M3核心和256MB堆叠DRAM。
AMD将展示一种64位x86处理器的“共振时钟设计”方案。复旦大学将展示一款16核心、32毫瓦、800MHz的处理器，它利用65纳米工艺将信息传递和共享内存内核通信都整合到了芯片之中。 Cavium将展示其最新的每秒可执行上百万条指令的32核心处理器，那些处理器配备了网络加速器，将采用Octeon II的品牌来销售。富士通将展出基于八核Sparc 64-VIIfx处理器的K级大型并行超级计算机。
海力士半导体和三星电子将展出各自的2Gbit和4Gbit DDR 4 SDRAM内存芯片，这些芯片最终将被应用到PC和服务器之中。
