在21世纪，微处理器制造商们不再依赖持续缩小的设计规则，而是利用多核心来实现并行计算。然而，内存芯片架构并未能提供相应的发展。近日，美国一位密码专家指出，他已经发明出一种新的内存芯片架构，这种架构可以完美地搭配多核心微处理器，并实现平行同步的多内存芯片存取。
"我的设计广泛地参考了目前最新的多核心CPU设计经验。"一位居住在加州Gilroy的独立安全密码学家Ashwood说道，"只要平行机制有效运作，我的内存架构就能与光纤信道共享某些性能。"
Ashwood表示，他所发明的架构可以并行存取内存芯片上的位单元。该架构适用于任何一种内存芯片的位单元，打破了困扰着闪存等非挥发性内存介质的串行存取瓶颈。该架构在单一芯片上的内存数组旁整合了智能型控制器电路，可针对数百次的同步进程提供内存数组的并行存取，提高了吞吐量，并缩短了存取时间。
"例如，相较于DDR来看，我开发的这种架构被建置在芯片内部后，便可重组位单元的存取机制，因而能更有效率地利用这些单元。"他说，"传输速率也更快。目前仅用于DRAM市场的DDR II速度也只有12GB/s，但我们的架构在使用闪存时，可提供16GB/s的速度，并兼容于PRAM或任何其它非挥发性半导体内存单元。"
听起来简直好到令人无法相信？J.L.Associates公司创办人JoAnne Leff首次接触到Ashwood及其授权技术时，也曾有同样的想法。因此，她将该设计架构传送至卡内基梅隆(Carnegie Mellon)大学进行确认。
"我们当然对此存疑，但经卡内基梅隆大学确认后，我们深信，Ashwood的内存架构确实是内存设计方面的重大突破。"Leff表示，"现在我希望将它授权给所有涉及该技术应用的主要厂商们，它不仅能协助改善单一内存芯片的性能，而且还能让用户快速、平行地存取固态硬盘(SSD)。"
卡内基梅隆大学对于Ashwood的架构评估还显示出，新设计可以进一步重振使用非挥发性内存芯片的固态硬盘市场。
"这种新技术可以在非挥发性内存单芯片上实现平行的数据储存与存取。"卡内基梅隆大学的评估报告指出，"该技术所具有的可扩充性提供了超快的速度存取和数据储存，并能在单一芯片中提供更高的储存容量。再加上芯片上电源管理，使得该技术真正实现了各种大容量、非挥发性内存组件所需的芯片上高速数据传输性能。"
这项评估报告进一步指出，"包括Gordon Bell等许多人均预测，到2015年时，诸如PDA和行动电话等个人设备至少需要1TB容量的非挥发性内存。而这项内存技术的发明便提供了能够满足这一需求的解决方案。"
然而，Ashwood坦承其架构也存在着两项缺失。首先，它仍然只是一种理论上的设计。他计划与获得授权者共同在其内存数组上建置该款设计，但截至目前为止却仍只完成了一项软件仿真。
"我已经完整地开发出这款内存芯片架构，并可执行软件仿真来加以验证其是否可行，但至今我还未完成电子讯号级的设计。"他表示，"这一类的细节主要取决于谁最终将能获得许可。"
第二个不足之处是，Ashwood内存架构的并行存取开销稍微减低了内存存取至单一内存单元的时间，不过这个缺点可以经由许多并行存取通道加以弥补，Ashwood表示。
"例如，如果目前一款NAND闪存芯片的存取时间是20～50ns，加入我的架构后存取时间将延长至50～70ns。"他说，"但请记住，在这段时间内，100次甚至更多次的内存恢复作业将可同步执行，因而使每次恢复作业的有效接取时间相当于几奈秒。"
Ashwood在去年底为其内存架构申请了专利，但由于芯片制造商可在专利核准前先建置这种架构，因此他打算在专利被批准后才对业界透露大部份的架构细节。
