1994年，英特尔和惠普公司刚开始合作一款新处理器来满足不断增长的计算需求，那时便可明显看出，频率增加的时日不会持续太久。为提供新的并行级别，不再依赖更高的时钟频率就可实现快速持续的性能增强，一款新架构应运而生??显式并行指令计算（EPIC）。
EPIC 结合了传统架构的最佳元素，同时添加了大量至关重要的创新成分。它的构建用以通过竞争架构无法实施的方式，持续改进指令级和线程级并行性。
和以往的硬件密集型指令级并行方法不同，EPIC 依靠软件编译器来寻找和明确识别可同时处理的独立指令。编译器不受动态的、硬件 ILP 优化的时间或资源限制。它可提前查看几千条指令（而不是像之前那样只深入查看几条指令），从而寻找到更多的并行机会。此时，编译代码面向并行吞吐量进行高度优化，且处理器也被释放用来专注于提供快速可行的代码执行，并无需在指令分析和重新排序上浪费资源。
为充分利用优化代码的优势，英特尔® 安腾® 2 处理器配备了极其大量的执行资源。它具备 128 个通用寄存器，每周期可执行多达 6 条同步指令（在将来实施中这个数目还可能增加）。基于编译器的优化和高度并行处理的结合，实现了更高效的 ILP 和更高的吞吐量。7借助持续改进的编译器，它还为进一步增加ILP 提供了经济高效的途径。
EPIC 依赖编译器来优化 ILP，无需在硬件上执行该功能。这就减少了对长指令流水线和大量复杂的、耗能的逻辑电路的需求。从而，英特尔® 安腾® 2 处理器就有了体积相对较小、性能出色且相当节能的内核。
Massive execution resources | 海量的执行资源 |
Small, power efficient core | 纤巧节能的内核 |
Large efficient cache | 大型高效的高速缓存 |
Multi-threading | 多线程 |
Complier-based optimization | 基于编译器的优化 |
Itanium® Solution | 安腾® 解决方案联盟 |
Optimized multi-core designs | 优化的多核设计 |
Increasing performance per core | 提高每内核性能 |
图 3.
这听来似乎难以置信，因为英特尔® 安腾® 2 处理器被认作是一款相当大的处理器。然而，它依靠的是其相当大的高速缓存（在当前设计中达 9 MB，在下一代双核设计中将达 24 MB）。和竞争架构相比，其内核本身相当小，同时也更节能。这使英特尔将来可更轻松地在每个处理器中集成更多的内核11，同时为大型高速缓存配置留出充足的空间和功率。
在广泛的行业性能指标评测和实际工作负载上，英特尔® 安腾® 2 处理器已经实现了出色的每内核性能。它可利用编译器优化支持渐增的 ILP，这将有助于实现每内核性能的持续改进。加之其对于多核实施的优势，这为性能扩充提供了极大的潜力，预计将在未来促进快速、持续的特性发展。（图 3）。
频率增长的关键优势之一便是可为现有代码持续扩充性能。EPIC 设计用来从具体的硬件实施中提取软件并行性，因此提供了相似的优势。由此，软件无需重新编译来充分利用硬件资源进一步增加的优势（例如更多的寄存器、每时钟周期更多的指令等）。13 这将使现有应用的性能增加更为轻松，软件优化的需求也更少。
首款双核英特尔® 安腾® 2 处理器（代码为 Montecito）中，EPIC 架构快速性能扩充的潜力就已充分显示。这一处理器实现了两倍于其前代处理器的的性能（图 4），同时还将能耗从 130 瓦降低到 100 瓦，实现了功效 2.5 倍的提升。
双核英特尔® 安腾® 2 处理器仅向未来更多内核的时代迈出了第一步。英特尔已开发了四代处理器，每款都可在企业、高性能计算与高密度环境中提供理想处理效果（图 5）。凭借更多的内核和日渐增长的每内核性能，英特尔® 安腾® 2 处理器将持续突破并行限制，促进新型和现有应用提供更出色的性能。
